PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-299584

(43)Date of publication of application: 11.10.2002

(51)Int.CI.

H01L 27/105 G11C 11/14 G11C 11/15 H01L 43/08

(21)Application number: 2001-104074

(71)Applicant: MITSUBISHI ELECTRIC CORP


(22)Date of filing:

03.04.2001

(72)Inventor: KOMORI SHIGEKI

(54) MAGNETIC RANDOM ACCESS MEMORY DEVICE AND SEMICONDUCTOR DEVICE (57)Abstract:

- PROBLEM TO BE SOLVED: To reduce increase in the number of layers of a multilevel wiring structure to simplify the structure and manufacturing processes and thereby to increase the fineness and integration degree, in a magnetic random access memory device comprising an access transistor 10 and a TMR element 7 having a multilayer structure of a spin free layer 4 with a variable magnetization direction and a spin fixed layer 6 with a fixed magnetization direction, both of which are disposed in a region where a write word line 2 and a bit line 3 cross each other. SOLUTION: The TMR element 7 is disposed in the region where the word line 8a and the bit line 3 cross each other, whose crossing become the gate for the access transistor 10. The word line 8a serves as both read and write word lines.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2002-299584 (P2002-299584A)

(43)公開日 平成14年10月11日(2002.10.11)


(51) Int.Cl. ⁷	識別記号	F I デーマコート*(参考)	
H01L 27/105	i	G11C 11/14	A 5F083
G11C 11/14			Z
		11/15	
11/15		H01L 43/08	Z
H01L 43/08		27/10	447
		審査請求 未請求 請求項	で数13 OL (全 11 頁)
(21)出願番号	特顧2001-104074(P2001-104074)	(71)出願人 000006013	
		三菱電機株式会	社
(22)出顧日	平成13年4月3日(2001.4.3)	東京都千代田区丸の内二丁目 2番 3 号	
		(72)発明者 小森 重樹	
		東京都千代田区	丸の内二丁目2番3号 三
		菱電機株式会社	内
		(74)代理人 100093562	
		弁理士 児玉	俊英 (外3名)
		F ターム(参考) 5F083 FZ10 GA09 GA28 JA32 JA35	
		JA53 KA20	

(54) 【発明の名称】 磁気ランダムアクセスメモリ装置および半導体装置

(57)【要約】

【課題】 書き込みワード線2 およびビット線3 の交差 領域にそれぞれ配設され、磁化方向が可変なスピン自由 層4と磁化方向が固定されたスピン固定層6とが絶縁層 5を介して積層されたTMR素子7と、アクセストラン ジスタ10とを備えた磁気ランダムアクセスメモリ装置 において、多層配線構造の多層化の低減を図り、構造お よび製造工程を簡略化して微細化、高集積化を促進す る。

【解決手段】 アクセストランジスタ10のゲートとなるワード線8aとピット線3との交差領域にTMR素子7を配設して、上記ワード線8aで書き込み/読み出しのワード線を兼ねる。



【特許請求の範囲】

【請求項1】 半導体基板上に、互いに交差する方向に配列された第1のワード線およびビット線の交差領域にそれぞれ配設され、磁化方向が可変な第1の磁性体と磁化方向が固定された第2の磁性体とが絶縁層を介して積層された磁気抵抗記憶素子と、上記ビット線に交差する方向に配列された第2のワード線をゲートとするアクセストランジスタとを備えた磁気ランダムアクセスメモリ装置において、上記ビット線を、磁化方向を予め長さ方向に固定にした強磁性体金属で構成し、該ビット線で上 10記第2の磁性体を兼ねることを特徴とする磁気ランダムアクセスメモリ装置。

【請求項2】 半導体基板上に、互いに交差する方向に配列された第1のワード線およびビット線の交差領域にそれぞれ配設され、磁化方向が可変な第1の磁性体と磁化方向が固定された第2の磁性体とが絶縁層を介して積層された磁気抵抗記憶素子と、上記ビット線に交差する方向に配列された第2のワード線をゲートとするアクセストランジスタとを備えた磁気ランダムアクセスメモリ装置において、上記磁気抵抗記憶素子を、上記第2のワード線と上記ビット線との交差領域に配設して、第2のワード線で第1のワード線を兼ねることを特徴とする磁気ランダムアクセスメモリ装置。

【請求項3】 半導体基板上に、互いに交差する方向に配列された第1のワード線およびビット線の交差領域にそれぞれ配設され、磁化方向が可変な第1の磁性体と磁化方向が固定された第2の磁性体とが絶縁層を介して積層された磁気抵抗記憶素子と、上記ビット線に交差する方向に配列された第2のワード線をゲートとするアクセストランジスタとを備えた磁気ランダムアクセスメモリ装置において、上記第1のワード線と上記第2のワード線とを電気的に接続することを特徴とする磁気ランダムアクセスメモリ装置。

【請求項4】 ビット線およびワード線(第1/第2のワード線)に電流を流して磁気抵抗記憶素子への書き込みを行う際、該ワード線にはアクセストランジスタがオンしない極性の電圧を印加し、また上記ビット線から上記アクセストランジスタに電流を流して上記磁気抵抗記憶素子から読み出しを行う際、上記ワード線には、一方の端子をフローティングにする、あるいは両端子を同電位にした状態で電圧印加を行って上記アクセストランジスタをオンさせることを特徴とする請求項2または3記載の磁気ランダムアクセスメモリ装置。

【請求項5 】 ワード線に、アクセストランジスタをオンさせる極性の電圧を電位勾配を持たせて電流を流しつつ印加することにより、磁気抵抗記憶素子への書き込みをしながら読み出しすることを特徴とする請求項4記載の磁気ランダムアクセスメモリ装置。

【請求項6】 アクセストランジスタのソース・ドレイン領域の一方は磁気抵抗記憶素子に接続され、他方は、

このソース・ドレイン領域に隣接して半導体基板に形成された基板電位取り出し電極となる拡散層と接続したことを特徴とする請求項2~5のいずれかに記載の磁気ランダムアクセスメモリ装置。

【請求項7】 基板電位取り出し電極となる拡散層と該拡散層に隣接するソース・ドレイン領域との表面に、サリサイド法により形成されたシリサイド金属層を備えたことを特徴とする請求項6記載の磁気ランダムアクセスメモリ装置。

【請求項8】 半導体基板上に互いに交差する方向に配列されたワード線およびビット線の交差領域にそれぞれ配設され、磁化方向が可変な第1の磁性体と磁化方向が固定された第2の磁性体とが絶縁層を介して積層された磁気抵抗記憶素子と、上記半導体基板に形成された第1導電型のウェル領域と、該ウェル領域内に形成された第2導電型の拡散層とを備え、上記ウェル領域および上記拡散層で構成されるダイオードと上記ビット線との間に、該ダイオードの順方向に電流を流して上記磁気抵抗記憶素子からの読み出しを行うことを特徴とする磁気ランダムアクセスメモリ装置。

【請求項9】 半導体基板上に、互いに交差する方向に配列されたワード線およびビット線の交差領域にそれぞれ配設され、磁化方向が可変な第1の磁性体と磁化方向が固定された第2の磁性体とが絶縁層を介して積層された磁気抵抗記憶素子と、上記第1の磁性体とショットキ接合あるいは金属接合によるPN接合を形成する導電層とを備え、上記第1の磁性体および上記導電層で構成されるダイオードと上記ビット線との間に、該ダイオードの逆方向に接合耐圧を越えて電流を流して上記磁気抵抗記憶素子からの読み出しを行うことを特徴とする磁気ランダムアクセスメモリ装置。

【請求項10】 ワード線を、ビット線よりも上層に配設したことを特徴とする請求項8または9記載の磁気ランダムアクセスメモリ装置。

【請求項11】 ビット線を、磁化方向を予め長さ方向 に固定にした強磁性体金属で構成し、該ビット線で第2 の磁性体を兼ねることを特徴とする請求項2~10のいずれかに記載の磁気ランダムアクセスメモリ装置。

憶素子から読み出しを行う際、上記ワード線には、一方 【請求項12】 ビット線と第1のワード線との交差領の端子をフローティングにする、あるいは両端子を同電 40 域において、該ビット線の磁化方向を長さ方向に固定に位にした状態で電圧印加を行って上記アクセストランジ したことを特徴とする請求項1または11記載の磁気ラスタをオンさせることを特徴とする請求項2または3記 ンダムアクセスメモリ装置。

【請求項13】 請求項1~12のいずれかに記載の磁気ランダムアクセスメモリ装置を備えたことを特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】との発明は、磁性体構造をもつ磁気ランダムアクセスメモリ装置(以降、MRAM= 50 Magnetic Random Access Memoryと略する)に関する。

2

[0002]

【従来の技術】MRAMは、磁性体構造に電流を流した 時に、磁性体のスピンの向きによって抵抗値が変化する ことを利用したメモリデバイスである。メモリ助作を行 う素子として磁気抵抗記憶素子(以下、TMR(Tunnel ing Magneto Resistive) 素子と称す)が用いられてい る。磁気メモリの1ビットは、このTMR素子と1つの MOSトランジスタからなっている。図16は、従来の MRAMの構造を示したものである。図において100 はTMR素子で、第1の磁性体101と第2の磁性体1 03との間に薄い絶縁層102がはさまれたサンドイッ チ構造となっている。150は半導体基板(以下、基板 と称す)で、基板150上にMOSトランジスタである アクセストランジスタを形成し、155はそのソース・ ドレイン領域である。160はアクセストランジスタの ゲート電極となる読み出しワード線、165は書き込み ワード線である。170はソース・ドレイン領域155 の一方と第1の磁性体101とを接続する電極部、17 5は積層された層間絶縁膜、180はビット線である。 なお、第1の磁性体101はスピンの方向が固定されな 20 いで可変なスピン自由層、第2の磁性体103はスピン が所定の方向に固定されたスピン固定層であるが、TM R素子100のサンドイッチ構造はビット線180の方 向に長い長方形をしているため、第1の磁性体101の スピン方向はビット線180の長さ方向(ビット線方 向)に向くのが容易となる。また第2の磁性体103の スピンの向きはビット線方向に固定される。

【0003】このような従来のMRAMにおけるTMR 素子100への書き込みは、図17に示すように、ビッ ト線180と書き込みワード線165とに電流を流し、 発生する磁界がスピン自由層である第1の磁性体101 のスピン方向を決定することにより行われる。すなわ ち、その方向が第2の磁性体103のスピン方向と同方 向または逆方向によって"1"または"0"のデータが書き 込まれる。この書き込みは、一定量以上の磁界が必要で あり、かつピット線180と書き込みワード線165と が交差しているセルのみ行われるのが特徴である。一 方、TMR素子100からの読み出しは、第1の磁性体 101と第2の磁性体103との間に電圧をかけて、ま た、読み出しワード線160に電圧をかけてアクセスト ランジスタをオンさせ、アクセストランジスタに流れ込 む電流を読み取ることにより行われる。第1の磁性体1 01のスピン方向と第2の磁性体103のスピン方向と が同じ時は電流がよく流れるが、反対の時は電流があま り流れない特徴を利用して、第1の磁性体101と第2 の磁性体103との間の抵抗値を変化させ、アクセスト ランジスタをオンさせて、ビット線180からアクセス トランジスタに流れ込む電流の大小を判定するのであ

[0004]

【発明が解決しようとする課題】上記のような従来の磁

気ランダムアクセスメモリ装置では、TMR素子も含め て導電層が層間絶縁膜などを介して多層に積層されてお り、また、書き込みワード線と読み出しワード線とが別 個に必要である。このため、基板と垂直方向のメモリセ ル構造が複雑で、製造工程も煩雑となり、セル面積の縮 小化も困難であった。

【0005】この発明は、上述のような問題点を解決す るためになされたもので、メモリセル構造を簡略化し て、微細化、髙集積化を図り、しかも容易に製造できる 磁気ランダムアクセスメモリ装置およびそれを備えた半 導体装置を得ることを目的とする。

[0006]

【課題を解決するための手段】 この発明に係る請求項1 記載の磁気ランダムアクセスメモリ装置は、半導体基板 上に、互いに交差する方向に配列された第1のワード線 およびビット線の交差領域にそれぞれ配設され、磁化方 向が可変な第1の磁性体と磁化方向が固定された第2の 磁性体とが絶縁層を介して積層された磁気抵抗記憶素子 と、上記ビット線に交差する方向に配列された第2のワ ード線をゲートとするアクセストランジスタとを備え、 上記ビット線を、磁化方向を予め長さ方向に固定にした 強磁性体金属で構成し、該ビット線で上記第2の磁性体 を兼ねるものである。

【0007】この発明に係る請求項2記載の磁気ランダ ムアクセスメモリ装置は、半導体基板上に、互いに交差 する方向に配列された第1のワード線およびビット線の 交差領域にそれぞれ配設され、磁化方向が可変な第1の 磁性体と磁化方向が固定された第2の磁性体とが絶縁層 を介して積層された磁気抵抗記憶素子と、上記ビット線 に交差する方向に配列された第2のワード線をゲートと するアクセストランジスタとを備え、上記磁気抵抗記憶 素子を、上記第2のワード線と上記ビット線との交差領 域に配設して、第2のワード線で第1のワード線を兼ね るものである。

【0008】 この発明に係る請求項3記載の磁気ランダ ムアクセスメモリ装置は、半導体基板上に、互いに交差 する方向に配列された第1のワード線およびビット線の 交差領域にそれぞれ配設され、磁化方向が可変な第1の 40 磁性体と磁化方向が固定された第2の磁性体とが絶縁層 を介して積層された磁気抵抗記憶素子と、上記ビット線 に交差する方向に配列された第2のワード線をゲートと するアクセストランジスタとを備え、上記第1のワード 線と上記第2のワード線とを電気的に接続するものであ

【0009】との発明に係る請求項4記載の磁気ランダ ムアクセスメモリ装置は、請求項2または3において、 ビット線およびワード線 (第1/第2のワード線) に電 流を流して磁気抵抗記憶素子への書き込みを行う際、該 50 ワード線にはアクセストランジスタがオンしない極性の 10

【0016】との発明に係る請求項11記載の磁気ラン ダムアクセスメモリ装置は、請求項2~10のいずれか において、ビット線を、磁化方向を予め長さ方向に固定 にした強磁性体金属で構成し、該ビット線で第2の磁性 体を兼ねるものである。

【0017】この発明に係る請求項12記載の磁気ラン ダムアクセスメモリ装置は、請求項1または11におい て、ビット線と第1のワード線との交差領域において、 該ビット線の磁化方向を長さ方向に固定にしたものであ る。

【0018】この発明に係る請求項13記載の半導体装 置は、請求項1~12のいずれかに記載の磁気ランダム アクセスメモリ装置を備えたものである。

[0019]

【発明の実施の形態】実施の形態1. 図1はこの発明の 磁気ランダムアクセスメモリ装置 (MRAM) による実 施の一形態例の構造を示す断面図である。図に示すよう に、P型の半導体基板1(以下、基板1と称す)上に、 互いに交差する方向に所定の間隔で第1のワード線とし ての書き込みワード線2とビット線3aとが配列され る。この書き込みワード線2とビット線3aとの交差領 域に、第1の磁性体としてのスピン自由層4とその上の 薄い絶縁層5とが積層されて配設される。なお、ビット 線3aはCo,Ni,Feなどの強磁性体金属から成り、 予め強い磁界を加える等の処置を施してスピン方向をビ ット線3aの長さ方向に固定しておき、書き込みワード 線2との交差領域において、ビット線3a/絶縁層5/ スピン自由層4から成るサンドイッチ構造のTMR素子 7を構成する。また、TMR素子7の下層では、基板1 上にゲート酸化膜(図示せず)を介して形成された第2 のワード線としての読み出しワード線8がビット線3 a と交差する方向で配列され、この読み出しワード線8を ゲート電極として、その両側に配設されたソース・ドレ イン領域9とでアクセストランジスタ10が構成され る。また、ソース・ドレイン領域9の一方はスピン自由 層4と電極部11を介して接続される。なお、12はソ ース・ドレイン領域9の他方と接続される電極配線層、 13は積層された層間絶縁膜である。上記説明では、M RAMとして説明したが、同一基板にMRAMと他のデ バイスとが組み込まれた半導体装置であってもよく、同 様の効果が得られる。

【0020】TMR素子7のサンドイッチ構造はビット 線3aの方向に長い長方形をしているため、スピンの方 向が可変な磁性体であるスピン自由層4のスピン方向は ビット線方向に向くのが容易となる。また、ビット線3 aは上述したように、強磁性体金属で予めスピン方向を 長さ方向に固定して形成し、スピン自由層4の上層にお いては、TMR素子7のスピン固定層として用いる。と 50 TMR素子7への書き込みは、ビット線3 a と書き込み

のように構成されたMRAMにおいても、従来と同様、

電圧を印加し、また上記ビット線から上記アクセストラ ンジスタに電流を流して上記磁気抵抗記憶素子から読み 出しを行う際、上記ワード線には、一方の端子をフロー ティングにする、あるいは両端子を同電位にした状態で 電圧印加を行って上記アクセストランジスタをオンさせ るものである。

【0010】との発明に係る請求項5記載の磁気ランダ ムアクセスメモリ装置は、請求項4において、ワード線 に、アクセストランジスタをオンさせる極性の電圧を電 位勾配を持たせて電流を流しつつ印加することにより、 磁気抵抗記憶素子への書き込みをしながら読み出しする ものである。

【0011】この発明に係る請求項6記載の磁気ランダ ムアクセスメモリ装置は、請求項2~5のいずれかにお いて、アクセストランジスタのソース・ドレイン領域の 一方は磁気抵抗記憶素子に接続され、他方は、このソー ス・ドレイン領域に隣接して半導体基板に形成された基 板電位取り出し電極となる拡散層と接続したものであ る。

【0012】この発明に係る請求項7記載の磁気ランダ 20 ムアクセスメモリ装置は、請求項6において、基板電位 取り出し電極となる拡散層と該拡散層に隣接するソース ・ドレイン領域との表面に、サリサイド法により形成さ れたシリサイド金属層を備えたものである。

【0013】この発明に係る請求項8記載の磁気ランダ ムアクセスメモリ装置は、半導体基板上に互いに交差す る方向に配列されたワード線およびビット線の交差領域 にそれぞれ配設され、磁化方向が可変な第1の磁性体と 磁化方向が固定された第2の磁性体とが絶縁層を介して 積層された磁気抵抗記憶素子と、上記半導体基板に形成 30 された第1導電型のウェル領域と、該ウェル領域内に形 成された第2導電型の拡散層とを備え、上記ウェル領域 および上記拡散層で構成されるダイオードと上記ビット 線との間に、該ダイオードの順方向に電流を流して上記 磁気抵抗記憶素子からの読み出しを行うものである。

【0014】この発明に係る請求項9記載の磁気ランダ ムアクセスメモリ装置は、半導体基板上に、互いに交差 する方向に配列されたワード線およびビット線の交差領 域にそれぞれ配設され、磁化方向が可変な第1の磁性体 と磁化方向が固定された第2の磁性体とが絶縁層を介し て積層された磁気抵抗記憶素子と、上記第1の磁性体と ショットキ接合あるいは金属接合によるPN接合を形成 する導電層とを備え、上記第1の磁性体および上記導電 層で構成されるダイオードと上記ピット線との間に、該 ダイオードの逆方向に接合耐圧を越えて電流を流して上 記磁気抵抗記憶素子からの読み出しを行うものである。 【0015】との発明に係る請求項10記載の磁気ラン ダムアクセスメモリ装置は、請求項8または9におい て、ワード線を、ビット線よりも上層に配設したもので

ある。

ワード線2とに電流を流し、発生する磁界がスピン自由 層4のスピン方向を決定することにより行われる。すな わち、その方向がビット線3aのスピン方向と同方向ま たは逆方向によって"1"または"0"のデータが書き込ま れる。この書き込みは、一定量以上の磁界が必要であ り、かつビット線3aと書き込みワード線2とが交差し ているセルのみ行われる。一方、TMR素子7からの読 み出しは、スピン自由層4とビット線3aとの間に電圧 をかけて、また、読み出しワード線8に電圧をかけてア クセストランジスタ10をオンさせ、アクセストランジ 10 スタ10に流れ込む電流を読み取ることにより行われ る。スピン自由層4のスピン方向とビット線3aのスピ ン方向とが同じ時は電流がよく流れるが、反対の時は電 流があまり流れないため、スピン自由層4とビット線3 aとの間の抵抗値を変化させ、アクセストランジスタ1 0をオンさせて、ビット線3aからアクセストランジス タ10に流れ込む電流の大小を判定するのである。以上 のように、ビット線3aを、強磁性体金属で予めスピン 方向を長さ方向に固定して形成したため、スピン自由層 ピン固定層として用いることができ、専用のスピン固定 層の形成が省略できる。このため、MRAMの構造が簡 単になり、製造工程が簡略化される。

【0021】なお、強磁性体金属で形成されるビット線 3 a のスピン方向は、全長に渡って単一方向に固定され たものでなくても、図2に示すように、ビット線3b を、TMR素子7が構成されるスピン自由層4の上層部 分(スピン固定層3 c に用いる部分) のみスピン方向を 単一にしても良く、スピン方向が単一な単一磁区の形成 が容易になり、信頼性が向上する。

【0022】実施の形態2.上記実施の形態1において は、書き込みワード線2と読み出しワード線8を別個に 必要としたが、本実施の形態2においては、1本のワー ド線で書き込み/読み出しを行うものについて述べる。 図3に示すように、アクセストランジスタ10のゲート 電極となる共通化ワード線8 a を書き込み/読み出しを 行うワード線に用い、上層に形成されたビット線3と共 通化ワード線8aとの交差領域において、第2の磁性体 としてのスピン固定層6/絶縁層5/スピン自由層4か ら成るサンドイッチ構造のTMR素子7を配設する。ま 40 た14はスピン自由層4をソース・ドレイン領域9の一 方に接続するためのコンタクトホールである。この例で は、スピン固定層6はスピン方向がビット線方向に固定 された専用の磁性体層を用い、このスピン固定層6上に ポリシリコンあるいはアルミ等から成る通常のビット線 3を形成した。

【0023】上記共通化ワード線8aは、TMR素子7 にスピン自由層4のスピン方向によって決定されたデー タを書き込むとともに、セルへのアクセストランジスタ 10をオンさせるのにも使用する。このように、アクセ 50 施の形態1を適用してビット線3aをスピン固定層を兼

ストランジスタ10のゲート電極を共通化ワード線8a として書き込みワード線を兼ねる構造としたため、TM R素子7はアクセストランジスタ10の上層で近距離に 配設され、基板1からTMR素子7までの高さを低くす ることができる。このため、スピン自由層4を基板1に 接続するためのコンタクトホール14を容易に開口で き、上記実施の形態1の図1で示したような複雑な多層 配線構造の電極部11を形成する必要がない。このよう に、多層配線構造の多層化が格段と低減でき、構造およ び製造工程の簡略化が図れ、微細化、高集積化が促進で きる。

【0024】とのように構成されたMRAMにおける書 き込み/読み出しの動作について図4~図6を用いて説 明する。図4は、書き込み動作を示すもので、ビット線 3と共通化ワード線8 a との交差部分を上から見た図で ある。書き込み時には、スピン自由層4のスピンの方向 を決定させるべく一定量以上の磁界を発生させるため に、共通化ワード線8aの両端に電位差をつけて共通化 ワード線8 a に電流を流すが、アクセストランジスタ1 4の上層においては、ビット線3aをTMR素子7のス 20 0をオンさせないために、この場合、負電位側に電位を 設定する。これにより、ビット線3に流れる電流と共通 化ワード線8aとに流れる電流で書き込みを行うが、ア クセストランジスタ10はオンしない。図においては、 共通化ワード線8aの一端を0V、もう一端を-1Vと し、アクセストランジスタ10をオンさせないような電 位差となっている。

> 【0025】図5は読み出し動作を示すもので、共通化 ワード線8aの一端をフローティング、もしくはもう一 端と同電位にして共通化ワード線8aに電流を流す。こ れにより、共通化ワード線8aを流れる電流を0もしく は極小に抑えることによって、一定量以上の磁界を発生 させないようにするとともに、かつこの場合、正電位に してアクセストランジスタ10をオンさせる。 図におい ては、共通化ワード線8aの一端をフローティング、も う一端を2 Vとして、アクセストランジスタ10をオン させている。との時、ビット線3の一端を正電位にし て、ビット線3からTMR素子7を介してアクセストラ ンジスタ10に流れ込む電流をモニターし、記憶内容を 読み出す。さらに図6は、書き込みをしながら読み出し を行う動作を示すもので、共通化ワード線8 a 全体を正 電位にしつつ一定量以上の磁界を発生させるような電位 差をつけて電流を流す。図においては、共通化ワード線 8aの一端に2V、もう一端に1Vを設定している。と れにより、ビット線3とワード線8aとに流れる電流で 書き込みを行いつつ、アクセストランジスタ10をオン させるので、書き込めたかどうかの確認をしながら書き 込みが可能となる。

【0026】なお、この実施の形態では、スピン固定層 4をビット線3と別個に設けたものを用いたが、上記実 ねて形成してもよく、より構造が簡略化できる。

【0027】実施の形態3. なお、上記実施の形態2で は書き込み/読み出しを行うワード線を共通化ワード線 8 a として共通にするものを示したが、近年の多層配線 ロジックのように、配線層が基板1よりもかなり高く積 層されるようなデバイスとの混載が必要とされる場合、 TMR素子7をアクセストランジスタ10のワード線8 よりかなり高い位置に作らざるを得なく、鸖き込みワー ド線2と読み出しワード線8とを共通化できないことが ある。この場合には、図7に示すように、書き込みワー ド線2と読み出しワード線8とを電気的に接続し、同電 位にすることにより、上記実施の形態2で示した同様の 制御が可能になる。例えば、図8に示すように、書き込 みワード線2と読み出しワード線8とをセルアレイ端で 接続孔等の接続部15を介して接続する。 これにより、 書き込みワード線2と読み出しワード線8とをそれぞれ 備える場合でも、上記実施の形態2で示した同様の書き 込み/読み出しの制御が適用できる。

【0028】実施の形態4.上記実施の形態2で示した MR AMの構造では、アクセストランジスタ10のソー ス・ドレイン領域9のうち、TMR素子7と接続されな い側は、電極配線層12 (図1参照)を形成してセルア レイの外に配線を引き出す必要があった。本実施の形態 4においては、図9に示すように、アクセストランジス タ10のソース・ドレイン領域9の一方に隣接して基板 電位取り出し電極となるP+ 拡散層16(以下、基板電 位取り出し層16と称す)を形成し、この基板電位取り 出し層16と上記ソース・ドレイン領域9との両領域上 に渡った表面に達するコンタクトホール17を形成する ことで、基板電位取り出し層16と上記ソース・ドレイ ン領域9とを接続する。これにより、TMR素子7の抵 抗値はビット線3 (3 a) と基板1との間に流れる電流 値の大小で判定できる。との実施の形態では、セルアレ イの外に引き出していた電極配線層12が不要になり、 配線層の高さを小さくできる利点がある。

【0029】なお、図10で示すように、基板電位取り 出し層16と隣接するソース・ドレイン領域9との表面 に、サリサイド法によりタングステン、チタン等のシリ サイド金属層18を形成して、基板電位取り出し層16 と上記ソース・ドレイン領域9とを接続しても良く、容 易に形成できると共に、さらに微細化が図れる。

【0030】実施の形態5.上記実施の形態1~4では アクセストランジスタ10を形成したが、アクセストラ ンジスタ10の代わりに、基板1に接合を形成してもよ い。図11は、本実施の形態5によるMRAMの構造を 示す断面図である。図に示すように、P型基板 1 に形成 されたウェル領域としてのNウエル20内にP* 拡散層 21を形成して、 COP^+ 拡散層 21 とスピン自由層 4とをコンタクトホール14を介して接続する。この時、

タゲートとして働かないため、基板1に近接して形成す る必要はない。この場合、書き込み動作については、上 述した実施の形態2と同様であるが、読み出し動作につ いては、ビット線3aからNウエル20に流れ込む電流 を測定することにより読み出しを行うものである。この とき、同じビット線3aにつながる他のTMR素子7の 記憶情報を拾わないように、P* 拡散層21とNウエル 20とのPN接合はダイオード21の働きをする。

【0031】とのように構成されたMRAMにおける書 き込み/読み出し動作について、図12を用いて説明す る。 書き込み時は、図12(a)に示すように、所望の選 択ビット線3axと選択書き込みワード線2xとに電流 を流すことにより、それらの交差点に位置する選択TM R素子7xに書き込みが行われる。一方、読み出し時は 図12(b)に示すように、選択TMR素子7xにつなが っている選択Nウエル20xのみに接地レベル、他のN ウエル20には電源レベルの電位を与え、また上記選択 TMR素子7xにつながっている選択ビット線3axの みに電源レベル、他のビット線3aに接地レベルの電位 を与える。これにより、上記TMR素子7xを介して選 択Nウエル20xにのみダイオード21の順方向に電流 が流れ、TMR素子7xの記憶内容のみを読み出すこと ができる。以上のように、アクセストランジスタ10を 廃することによって、基板1上に必要な面積を小さくす ることができ、セル面積の縮小化が可能となる。

【0032】なお、図13に示すように、書き込みワー F線2は読み出しには用いられないのでビット線3aの 上方に配置しても良く、コンタクトホール14との短絡 防止のための距離を確保する必要がなく、セル面積をよ り小さくすることができる。

【0033】実施の形態6. 図14は、本実施の形態6 によるMRAMの構造を示す断面図である。上記実施の 形態5では、基板1にP* 拡散層21とNウエル20と のPN接合を形成したが、この実施の形態では、基板 1 の上層にポリシリコン層22を形成しその上にスピン自 由層4を形成して、ポリシリコン層22とスピン自由層 4とでショットキ接合を形成する。この場合、ポリシリ コン層22はP型に形成する。とのように構成されたM RAMにおける書き込み/読み出し動作について、図1 5を用いて説明する。なお、ポリシリコン層22とスピ ン自由層4とのショットキ接合は、読み出し時に、同じ ビット線3aにつながる他のTMR素子7の記憶情報を 拾わないように、ダイオード23の働きをするもので、 接合耐圧を1/2電源レベルから電源レベルの間に設定 しておく。

【0034】書き込み時は、図15(a)に示すように、 所望の選択ビット線3axと選択書き込みワード線2a xとに電流を流すことにより、それらの交差点に位置す る選択TMR素子7xに書き込みが行われる。一方、読 ワード線は書き込みワード線2のみでよく、トランジス 50 み出し時は図15(b)に示すように、選択TMR素子7

40

11

xにつながっている選択ポリシリコン層22xのみに接 地レベル、他のポリシリコン層22には1/2電源レベ ルの電位を与え、また上記選択TMR素子7xにつなが っている選択ビット線3axのみに電源レベル、他のビ ット線3aに1/2電源レベルの電位を与える。これに より、選択TMR素子7xを介して、選択ビット線3a xと選択ポリシリコン層22xとの間にのみ、ダイオー ド23の接合耐圧を越えて逆方向電流が流れ、選択TM R素子7xの記憶内容のみを読み出すことができる。他 のTMR素子7においてはダイオード23の接合が破れ 10 ず、順方向にも逆方向にも電流が流れない。なお、この 実施の形態では、ポリシリコン層22を形成してショッ トキ接合を形成したが、金属層を形成してスピン自由層 4との間で、接合耐圧の低い金属・金属間接合を形成し てもよい。

[0035]

【発明の効果】以上のように、この発明に係る請求項1 記載の磁気ランダムアクセスメモリ装置は、半導体基板 上に、互いに交差する方向に配列された第1のワード線 およびビット線の交差領域にそれぞれ配設され、磁化方 20 る。 向が可変な第1の磁性体と磁化方向が固定された第2の 磁性体とが絶縁層を介して積層された磁気抵抗記憶素子 と、上記ビット線に交差する方向に配列された第2のワ ード線をゲートとするアクセストランジスタとを備え、 上記ビット線を、磁化方向を予め長さ方向に固定にした 強磁性体金属で構成し、該ビット線で上記第2の磁性体 を兼ねるため、構造を簡略化でき、製造が容易になる。 【0036】またこの発明に係る請求項2記載の磁気ラ ンダムアクセスメモリ装置は、半導体基板上に、互いに 交差する方向に配列された第1のワード線およびビット 線の交差領域にそれぞれ配設され、磁化方向が可変な第 1の磁性体と磁化方向が固定された第2の磁性体とが絶 縁層を介して積層された磁気抵抗記憶素子と、上記ビッ ト線に交差する方向に配列された第2のワード線をゲー トとするアクセストランジスタとを備え、上記磁気抵抗 記憶素子を、上記第2のワード線と上記ビット線との交 差領域に配設して、第2のワード線で第1のワード線を 兼ねるため、多層配線構造の多層化が格段と低減でき、 構造および製造工程の簡略化が図れ、微細化、高集積化 が促進できる。

【0037】またこの発明に係る請求項3記載の磁気ラ ンダムアクセスメモリ装置は、半導体基板上に、互いに 交差する方向に配列された第1のワード線およびビット 線の交差領域にそれぞれ配設され、磁化方向が可変な第 1の磁性体と磁化方向が固定された第2の磁性体とが絶 縁層を介して積層された磁気抵抗記憶素子と、上記ビッ ト線に交差する方向に配列された第2のワード線をゲー トとするアクセストランジスタとを備え、上記第1のワ ード線と上記第2のワード線とを電気的に接続するた

御が適用できる。

【0038】またこの発明に係る請求項4記載の磁気ラ ンダムアクセスメモリ装置は、請求項2または3におい て、ビット線およびワード線(第1/第2のワード線) に電流を流して磁気抵抗記憶素子への書き込みを行う 際、該ワード線にはアクセストランジスタがオンしない 極性の電圧を印加し、また上記ビット線から上記アクセ ストランジスタに電流を流して上記磁気抵抗記憶素子か ら読み出しを行う際、上記ワード線には、一方の端子を フローティングにする、あるいは両端子を同電位にした 状態で電圧印加を行って上記アクセストランジスタをオ ンさせるため、信頼性良く、書き込みおよび読み出し動

【0039】またこの発明に係る請求項5記載の磁気ラ ンダムアクセスメモリ装置は、請求項4において、ワー ド線に、アクセストランジスタをオンさせる極性の電圧 を電位勾配を持たせて電流を流しつつ印加することによ り、磁気抵抗記憶素子への書き込みをしながら読み出し するため、書き込みを確認しながら書き込むことができ

【0040】またこの発明に係る請求項6記載の磁気ラ ンダムアクセスメモリ装置は、請求項2~5のいずれか において、アクセストランジスタのソース・ドレイン領 域の一方は磁気抵抗記憶素子に接続され、他方は、この ソース・ドレイン領域に隣接して半導体基板に形成され た基板電位取り出し電極となる拡散層と接続したため、 配線層の構造が簡略化でき、構造および製造工程の簡略 化が図れ、微細化、高集積化が促進できる。

【0041】との発明に係る請求項7記載の磁気ランダ ムアクセスメモリ装置は、請求項6において、基板電位 取り出し電極となる拡散層と該拡散層に隣接するソース ・ドレイン領域との表面に、サリサイド法により形成さ れたシリサイド金属層を備えたため、さらに簡略な構造 が容易に形成でき、微細化をより促進できる。

【0042】またこの発明に係る請求項8記載の磁気ラ ンダムアクセスメモリ装置は、半導体基板上に互いに交 差する方向に配列されたワード線およびビット線の交差 領域にそれぞれ配設され、磁化方向が可変な第1の磁性 体と磁化方向が固定された第2の磁性体とが絶縁層を介 して積層された磁気抵抗記憶素子と、上記半導体基板に 形成された第1導電型のウェル領域と、該ウェル領域内 に形成された第2導電型の拡散層とを備え、上記ウェル 領域および上記拡散層で構成されるダイオードと上記ビ ット線との間に、該ダイオードの順方向に電流を流して 上記磁気抵抗記憶素子からの読み出しを行うため、アク セストランジスタが不要で格段と簡略化された構造とで き、微細化、高集積化が一層図れる。

【0043】またこの発明に係る請求項9記載の磁気ラ ンダムアクセスメモリ装置は、半導体基板上に、互いに め、第1と第2のワード線を共通化した構造と同様の制 50 交差する方向に配列されたワード線およびビット線の交 差領域にそれぞれ配設され、磁化方向が可変な第1の磁性体と磁化方向が固定された第2の磁性体とが絶縁層を介して積層された磁気抵抗記憶素子と、上記第1の磁性体とショットキ接合あるいは金属接合によるPN接合を形成する導電層とを備え、上記第1の磁性体および上記導電層で構成されるダイオードと上記ビット線との間に、該ダイオードの逆方向に接合耐圧を越えて電流を流して上記磁気抵抗記憶素子からの読み出しを行うため、アクセストランジスタが不要で格段と簡略化された構造とでき、微細化、高集積化が一層図れる。

【0044】またこの発明に係る請求項10記載の磁気ランダムアクセスメモリ装置は、請求項8または9において、ワード線を、ビット線よりも上層に配設したため、バターン配置の自由度が向上し、微細化、高集積化が一層図れる。

【0045】またとの発明に係る請求項11記載の磁気ランダムアクセスメモリ装置は、請求項2~10のいずれかにおいて、ビット線を、磁化方向を予め長さ方向に固定にした強磁性体金属で構成し、該ビット線で第2の磁性体を兼ねるため、構造を簡略化でき、製造が容易に20なる。

【0046】またこの発明に係る請求項12記載の磁気ランダムアクセスメモリ装置は、請求項1または11において、ビット線と第1のワード線との交差領域において、該ビット線の磁化方向を長さ方向に固定にしたため、容易に磁化方向を単一にでき、信頼性が向上する。【0047】またこの発明に係る請求項13記載の半導体装置は、請求項1~12のいずれかに記載の磁気ランダムアクセスメモリ装置を備えたため、半導体装置の微

【図面の簡単な説明】

造が容易になる。

【図1】 この発明の実施の形態1によるMRAMの構造を示す断面図である。

細化、高集積化が図れると共に、構造が簡略化でき、製 30

【図2】 この発明の実施の形態1の変形例の構造を示す断面図である。

【図3】 この発明の実施の形態2によるMRAMの構造を示す断面図である。

【図4】 この発明の実施の形態2によるMRAMの書き込み動作を示す図である。

【図5】 この発明の実施の形態2によるMRAMの読

み出し動作を示す図である。

【図6】 この発明の実施の形態2によるMRAMの書き込み/読み出し動作を示す図である。

【図7】 この発明の実施の形態3によるMRAMの構造を示す断面図である。

【図8】 この発明の実施の形態3によるMRAMの構造を説明する斜視図である。

【図9】 この発明の実施の形態4によるMRAMの構造を示す断面図である。

10 【図10】 この発明の実施の形態4の変形例の構造を示す断面図である。

【図11】 この発明の実施の形態5によるMRAMの 構造を示す断面図である。

【図12】 この発明の実施の形態5によるMRAMの 書き込み/読み出し動作を示す図である。

【図13】 との発明の実施の形態5の変形例の構造を 示す断面図である。

【図14】 この発明の実施の形態6によるMRAMの 構造を示す断面図である。

20 【図15】 との発明の実施の形態6によるMRAMの 書き込み/読み出し動作を示す図である。

【図16】 従来のMRAMの構造を示す断面図である。


【図 17】 従来のMRAMの動作を説明する図である。

【符号の説明】

1 半導体基板、2,2a 第1のワード線としての書き込みワード線、2x,2ax 選択ワード線、3,3 a,3b ビット線、3ax 選択ビット線、3c 第30 2の磁性体としてのスピン固定層、4 第1の磁性体としてのスピン固定層、6 第2の磁性体としてのスピン固定層、7 磁気抵抗記憶素子としてのTMR素子、7x 選択TMR素子、8 第2のワード線としての読み出しワード線、8a 共通化ワード線、9ソース・ドレイン領域、10 アクセストランジスタ、15 接続部、16 基板電位取り出し層、17コンタクトホール、18 シリサイド金属層、19 P † 拡散層、20 Nウエル、20x 選択Nウエル、21 ダイオード、22 ポリシリコン層、22x 選択40 ポリシリコン層、23 ダイオード。

3b: ピット線

3c: スピン固定層



3b 2223 2 4 1

<u>10</u>


【図2】


1:半導体基板 2:書き込みワード線


5:絶縁層 7:TMR素子 8:諦み出し2


3a:t゚ット線(スピン固定層) 4:スピン自由層


8:読み出しワード線 9:ソース・ドレイン領域 10:アクセストランジスタ
















10


18: 沙外 金属層


10

16:基板電位取り出し層 17:コンタクトホール









【図17】

